

Soluzione della Prova Scritta di Circuiti e Sistemi Elettronici II - Digitale

14 Giugno 2011

- 1) La capacità per unità di lunghezza della *bitline* è data da:

$$c = \frac{\varepsilon_{ox}}{T_{ox}} W + \frac{2\pi\varepsilon_{ox}}{\ln[(4T_{ox} + H)/H]} = 0.233 fF/\mu m$$

quindi la capacità della *bitline* risulta $C_{BL} = L_{BL} c = 11.65 fF$. La capacità di memorizzazione vale invece $C_{st} = 2C_{M1} = 0.648 fF$, con $C_{M1} = C_{ox} L_{MIN}^2 + 2L_{MIN} C_{GS0} = 0.324 fF$.

- 2) La tensione finale V_{ST} su nodo di memorizzazione che corrisponde alla scrittura di un '1' logico è quella che determina lo spegnimento del transistor M1. Se la *wordline* è polarizzata a V_{DD} , allora la tensione V_{ST} può essere calcolata imponendo:

$$V_{DD} - V_{ST} = V_{T0} + \gamma \left(\sqrt{2\psi_f + V_{ST}} - \sqrt{2\psi_f} \right)$$

La precedente relazione può essere riscritta come un'equazione di secondo grado per V_{ST} nella forma:

$$V_{ST}^2 - b V_{ST} + c = 0 \quad \text{con} \quad b = 2V_a + \gamma^2 \quad c = V_a^2 - \gamma^2(2\psi_f) \quad V_a = V_{DD} - V_{T0} + \gamma\sqrt{2\psi_f}$$

I valori numerici dei parametri nella precedente equazione sono

$$V_a = 1.46V \quad b = 3.05V \quad c = 2.04V^2$$

a cui corrisponde una radice accettabile dell'equazione $V_{ST} \simeq 0.99V$.

Durante la scrittura di un '1' logico avremo quindi la *bitline* e la *wordline* polarizzate a V_{DD} , mentre V_{ST} rappresenta la tensione di *source* del transistor M1. Siccome per il transistor M1 si ha $V_D = V_G$, allora M1 lavora in saturazione durante tutto il transitorio. La tensione $V_{ST}(t)$ è quindi governata dall'equazione differenziale

$$I_{DS}(M1) = \frac{1 \cdot \beta'_n}{2} (V_{WL} - V_{ST} - V_{Tn0})^2 = C_{st} \frac{dV_{ST}}{dt}$$

dove $C_{st} = 2C_{M1} = 0.648 fF$. L'equazione si integra facilmente per separazione di variabili e si ottiene un tempo di salita t_r

$$t_r = \frac{2C_{st}}{\beta'_n} \left[\frac{1}{V_{WL} - V_{ST,fin} - V_{Tn}} - \frac{1}{V_{WL} - V_{Tn}} \right]$$

Sostituendo $V_{Tn} \simeq 0.51V$ (che è la soglia di M1 per $V_{ST} = 0.99V$) ed il valore della tensione finale $V_{ST,fin} = 0.9 \cdot 0.99 = 0.891V$ (che corrisponde al 90% della escursione di segnale), otteniamo $t_r \simeq 34.2 ps$.

- 3) Durante la fase di ritenzione è il transistor M1 che, a causa della sua I_{off} , può scaricare la capacità C_{st} di memorizzazione. A valle della scrittura di un '1' logico la tensione sul nodo di memorizzazione vale $V_{ST,fin} \simeq 0.895V$. In queste condizioni M1 ha $V_{GS} = 0$ e V_{DS} molto maggiore della tensione termica V_{th} . In tali condizioni la sua corrente di sotto-soglia vale

$$I_{off} = S I_{sbth} \exp \left(-\frac{V_{Tn0}}{m_s V_{th}} \right) = 8.06 pA$$

La scarica della capacità C_S avviene con una corrente I_{off} costante, almeno fino a quando risulta V_{DS} maggiore di tre o quattro volte $V_{th} = 26mV$, quindi la variazione ΔV di tensione sul nodo di memorizzazione si ottiene semplicemente come

$$\Delta V = \frac{I_{off} \cdot t_{ret}}{C_{st}} = 0.224V$$

La tensione sul nodo di memorizzazione dopo un tempo t_{ret} sarà quindi circa $0.671V$.